![삼성, 잃어버린 10년 [풀영상] | 창 458회 (KBS 24.03.12) by 인공지능](https://raptor-hw.net/xe/files/thumbnails/453/204/271x205.crop.jpg "삼성, 잃어버린 10년 [풀영상] | 창 458회 (KBS 24.03.12)<br>")
' alt='위대한 인류최대 수퍼로켓 '스타십(Spacex Starship)' 발사 성공 by 인공지능' />
CPU코어 방향의 레이아웃이 크게 달라진 Skylake
인텔은 차세대 CPU 마이크로 아키텍처 "Skylake(스카이레이크)"에 대한 아키텍처 개요를 Intel Developer Forum(IDF)2015에서 공개했다. 이번 IDF의 기조 강연에서는 스카이레이크가 눈에 뛰지 않고 3D XPoint 메모리가 주목되어 CPU 코어의 중요도가 한 단계 내린 듯한 인상을 연출했다. 그러나 기술 세션에서 스카이레이크의 개요는 특히 그래픽을 중심으로 깊이 파고 들었다.
인텔은 단계적으로 스카이레이크의 베일을 벗기고 있어 이번 IDF에서 CPU의 마이크로 아키텍처 개요는 최소한 공개로 묶여 GPU 마이크로 아키텍처와 전력 절약 기능의 공개에 포커스 됐다. 한꺼번에 공개하는 것이 아니라 부분적으로 밝혀 가겠다는 "뜸들이는" 수법을 취하고 있다.
스카이레이크도 종전처럼 CPU코어와 GPU코어, 그리고 과거의 노스 브리지 기능에 해당하는 DRAM 컨트롤러, I/O 주변을 시스템 에이전트로 통합한 반 SoC(System on a Chip)다. 내부 인터 커넥트도 대역은 확장되었지만 기존 링버스다. CPU코어와 GPU코어 외의 유닛의 큰 차이는 이미지 데이터 처리(Image Signal Processor)를 통합한 것.
스카이레이크의 다이(반도체 본체)를 보면 CPU코어의 주위를 LL(Last Level)캐시 SRAM이 둘러싸고 있다. 보통 CPU코어 레이아웃에서는 낯선 SRAM 배치다. 이는 CPU코어의 열을 효율적으로 분산하기 위한 고안으로 보인다.
프로세스가 미세화되면 전력 밀도가 높아진다. 회로 면적은 1세대의 프로세스 미세화로 50%까지 축소하지만 용량은 70%대까지 밖에 떨어지지 않고 전압은 몇 %밖에 떨어지지 않는다. 전력은 저항×전력의 2제곱×동작 주파수에 비례하기 때문에 미세화에 의해서 면적당 전력 밀도가 올라간다.
이러한 기술상의 이유가 있기 때문에 프로세서는 미세화와 함께 다이 위에서 얼마나 열을 효율적으로 분산하느냐가 중요하다. 그래서 각사 모두 CPU코어의 배치를 고안하고 있다. Intel의 경우는 상대적으로 차가운 SRAM을 상대적으로 뜨거운 CPU코어 주위에 배치하는 해결책이다.
스카이레이크는 Broadwell까지의 세대와 달리 CPU코어와 LL캐시가 1줄이 아니라 2줄이다. 그러나 그 이외의 요소는 Broadwell까지 세대와 크게 달라지진 않고 다이의 한쪽에 칩셋 기능이 집중되고 반대 측에 GPU코어가 있고, 그 사이에 CPU코어와 LL캐시가 위치, 그것들을 링버스가 잡고 있다. 기존의 Intel CPU 설계 모듈 패턴을 답습하고 있다.
버퍼를 깊게 하고 병렬성을 높인 CPU코어
CPU 코어 마이크로 아키텍처도 그 동안의 흐름을 답습하고 있다. 개요만 쉽게 보면 기본 파이프 라인은 Haswell/Broadwell세대를 기반으로 하면서 확장하고, IPC(Instruction-per-Clock)의 향상과 동작 주파수의 향상을 도모하고 있다. Haswell세대에서는 명령 스케줄러에서 실행 유닛에 대한 명령 발행 포트를 늘렸지만 이번에는 그 전의 명령 해독기 방향으로 확장이 가해지고 있다.
또한 프론트 엔드는 분기 예측 기능도 강화했다고 설명했지만 매번처럼 분기 예측 알고리즘이 왜 있는가라는 설명은 없다. 분기 예측은 블랙 박스로 강화되고 있으며 아웃 오브 오더는 스카이레이크 세대도 더 확장됐다. 스케줄링에 여유를 갖게 하기 위한 스케줄의 엔트리도 확장되어 레지스터 경합을 피하기 위한 물리 레지스터 수도 확장되고 있다. 간단하게 말하면 더 많은 명령을 병렬화하기 쉽게 되었다.
로드/스토어는 선반입 인텔리전스가 높아졌다. 불 필요한 선반입은 대역에서 전력을 소모하므로 불 필요할 때는 선반입을 행하지 않고 필요할 때만 켜지는 것이지만 이를 위한 알고리즘이 개량됐다. 스토어 버퍼도 강화됐고, 캐시 관리 명령이 추가됐다.
다시 대폭 강화된 GPU코어
GPU코어는 꽤 큰 아키텍처 확장이다. 우선 각 CPU코어의 실행 유닛이 SIMT(Single Instruction, Multiple Thread)형의 스칼라 실행이며 Broadwell세대에서 도입됐지만 거의 선전되지 않은 CPU코어와 GPU코어 사이의 공유 가상 메모리와 캐시 코히렌시가 강화되고 있다. 세밀한 태스크 스위칭이며 GPU의 선점 스케줄링도 스레드가 실행 도중 전환이 가능하다. 32-bit 단정밀도 연산 유닛을 8개 갖춘 EU을 최대 72개 갖춤으로써 최고 성능은 마침내 1TFLOPS를 넘어 1,152GFLOPS가 됐다. 상세한 내용은 별도 기사에서 소개하지만 GPU코어 부분의 강화는 다양하다.
인텔 그래픽은 원래 4-way SIMD(Single Instruction, Multiple Data)유닛이었다. 128-bit의 SIMD 유닛을 32-bit 단정밀도만 아니라 16-bit 반정밀도, 각 비트 너비의 정수 연산에 분할하고 사용 가능한 사양으로 된 전형적인 SIMD형 아키텍처다. 그러나 이번 스카이레이크의 GPU코어는 NVDIMM과 AMD의 GPU코어와 비슷한 스칼라 실행형으로 바뀌었다. GPU업계 추세에 따른 아키텍처의 변경이다.
또 스카이레이크 GPU코어는 공유 가상 메모리와 캐시 코히렌시, 세밀한 태스크 스위칭을 갖춘 GPU 컴퓨팅에 매우 적합한 아키텍처이다. 참고로 공유 가상 메모리는 AMD의 APU(Accelerated Processing Unit)에서도 구현되어 있으며 선점 스케줄링도 AMD가 Carrizo에서 구현한 기술과 거의 같다. 즉, 스카이레이크 GPU코어는 HSA(Heterogeneous System Architecture)상당의 GPU 컴퓨팅을 위한 기능을 갖추게 된다. 또한 CPU코어와 GPU코어의 캐시 코히렌시는 인텔만의 탑재다.
컴퓨트와 그래픽이 모두 강화된 GPU코어
이처럼 인텔은 스카이레이크 세대에서 GPU코어의 컴퓨팅 기능을 대폭 강화했다. 인텔은 GPU 형의 병렬 컴퓨팅 솔루션으로 한때 인텔 그래픽이 아니라 Larrabee(라라비)를 만들겠다고 했다. 스카이레이크 세대도 원래의 계획에서는 Larrabee 아키텍처의 병렬 컴퓨팅 코어를 갖출 것이었다. 그런데 Larrabee계열 아키텍처는 Xeon Phi계열로 되고 여파로 인텔 그래픽 GPU는 컴퓨팅 대응이 늦었다. 그러나 스카이레이크 세대에서 기능적으로 따라잡고 앞지르는 단계에 이르렀다고 볼 수 있다.
또 GPU 컴퓨팅 기능을 강화하고 그래픽 고정 기능도 모두 강화되고 있다. 텍스처 유닛, 렌더 백엔드, 테셀레이터 등이 강화됐다. 결국 다크 실리콘 문제가 있으므로 현재의 CPU에서는 CPU코어 등과 동시에 액티브하게 되는 것이 적은 유닛을 늘리는 것은 실리콘 예산상 문제가 없다. 그래서 현 CPU는 고정 기능을 늘리는 추세에 있다.
eDRAM을 사용한 메모리 대역 확장 솔루션은 스카이레이크도 제공되지만 아키텍처가 바뀌었다. 종래는 CPU코어 측에 격납하던 캐시 TagRAM이 제거되고 eDRAM을 "메모리 사이드 캐시(Memory Side Cache)"로 사용한다. eDRAM지원 CPU의 다이 지역을 억제할 수 있게 되어 지금까지처럼 비용이 높은 대형 다이 CPU밖에 eDRAM을 지원할 수 없는 상황은 없어졌다. 그 결과 스카이레이크는 eDRAM지원의 SKU가 확대됐다.
이 밖에 스카이레이크의 큰 특징은 보안을 위한 새 명령 등의 보안 기능, 그리고 크게 강화된 전력 절약 제어다. 스카이레이크는 Haswell세대의 "FIVR(Fully Integrated Voltage Regulator)"이라는 전력 절약 카드를 없앴다. 그래서 다른 형태의 에너지 전력화를 도모해야 했다. 그런 연유로 전력 절약 제어는 특히 힘이 들어가 있다.
출처 - http://pc.watch.impress.co.jp/docs/column/kaigai/20150820_716965.html
