ENTERPRISE

ISSCC 2019, 셀당 5비트를 구현한 도시바 PLC 낸드플래시 기술 발표

by 아키텍트 posted Aug 15, 2019
?

단축키

Prev이전 문서

Next다음 문서

ESC닫기

크게 작게 위로 아래로 댓글로 가기 인쇄

qlc.png


국제 고체회로 학회(ISSCC 2019)에서 도시바 메모리가 셀당 5비트를 구현하는 PLC기술을 발표했다.


낸드 플래시 시장은 셀당 비트를 저장하는 량에 따라 SLC - MLC - TLC - QLC로 진화되며 현재 시장에는 QLC 낸드 탑재 제품도 이미 구매할 수 있는 상황이다. 이번에는 그 한계가 또 한번 돌파된 것으로써 도시바 메모리가 1개의 메모리 셀에 5bit의 데이터를 저장하는 PLC 기술을 개발하겠다고 밝히며 워드라인을 반으로 분할한 차지트랩(CT)형 셀과 플로팅 게이트(FG)형 셀을 개발한 단면을 선보였다. 


또, 공동 개발 파트너인 웨스턴디지털도 5bit/셀을 포함한 슬라이드를 선보였으며 5비트 기술이 실용화 되면 더욱 저렴한 가격으로 대용량을 실현한 제품이 등장할 수 있기 때문에 업계가 주목하고 있다.






Articles

4 5 6 7 8 9 10 11 12 13