● Ivy Bridge와 Rosepoint등 새로운 칩이 등장

 

미국 샌프란시스코에서 개최되고 있는 반도체 컨퍼런스 「ISSCC(IEEE International Solid-State Circuits Conference) 2012」의 첫날 프로세서 세션에서 Intel의 Ivy Bridge를 시작해 각사의 CPU가 발표됐다. Intel은 Ivy Bridge 외 무선 트랜시버를 통합한 Atom 베이스의 SoC(System on a Chip) 「Rosepoint (로즈 포인트)」, 「Near-Threshold Voltage:NTV) 회로」의 테스트 칩 등을 발표, 전력 감소화와 통합 SoC화의 방향성을 나타냈다.

AMD는 2세대 Bulldozer의 「Piledriver (파일 드라이버)」의 클럭 디스트리뷰션 설계를 발표. 동일한 32 나노미터에서도 Bulldozer보다 전력 효율을 높인 것을 밝혔다. Oracle은 자사의 「SPARC T4 (Yosemite Falls)」의 CPU 코어 「S3」에 대해 발표하며 지금까지 multi-thread 성능 편중이었던 SPARC T 패밀리를 싱글 스레드 퍼포먼스를 높일 방향으로 전환 할것이라고 밝혔다. 또, Cavium은 MIPS64 코어를 32개 탑재한 매니 코어 서버 CPU를 발표. 다이의 많은 면적을 가속기 유닛군으로 편성할 설계계획을 밝혔다.

 

● Ivy Bridge는 모듈러 설계로 4가지 타입

Intel의 Ivy Bridge는 22nm 프로세스의 최초 CPU가 된다. ISSCC에서는 다이 사이즈를 시작으로 아키텍처 개요가 밝혀졌다. Ivy Bridge는 모듈러 설계에 의해 4가지의 다이 종류가 있다. CPU 코어가 4개로 LL(라스트 레벨) 캐쉬가 8MB, GPU 코어가 대형 GT2 「4+2」, 4+2에서 CPU 코어를 2개 제거한 「2+2」,4+2에서 LL 캐쉬량과 GPU 코어의 프로세서를 줄이고, 소형 GPU 코어 GT1으로 구성한「4+1」, 4+1에서 CPU 코어를 2개 제거한 「2+1」

4코어와 대형 GPU 코어로 최대 구성을 한 4+2 Ivy Bridge는 사이즈가 160mm²로 트랜지스터 카운트는 14억. Ivy Bridge의 GPU 코어는 DirectX 11을 지원하며 PCH (FDI) 경유도 포함하여 3가지 디스플레이로 동시 출력을 지원한다. 메모리 인터페이스는 DDR3로 1,600 Mbps, DDR3L로 1,333 Mbps까지 지원한다. 파워게이팅은 CPU 코어 뿐만 아니라, DDR 콘트롤러 등에도 확장되어 아이들시의 전력을 보다 감소시키는 것이 가능하게 되었다.

 

[ 아이비 브릿지의 4가지 모듈 구성 ]

 

● 마침내 무선 트랜시버의 통합에 도달한 Intel

 

Intel는 2002년에 「라디오 프리(Radio Free)」라고 하는 컨셉을 내걸었다. MEMS(Micro-Electrical Mechanical Systems) 기술에 의해 라디오 커뮤니케이션에 필요한 컴퍼넌트를 모두 SoC의 실리콘 상에 통합한다는 구상이다. 각 라디오 커뮤니케이션 기술에 필요한 컴퍼넌트를 재구성 가능한 디지털 라디오로서 통합한다. 그 이후 10년, Intel의 구상이 가까스로 현실에 도달한 것을 나타내 보이는 것이 인텔이 ISSCC에서 발표한 무선 통합 Atom SoC.

Rosepoint(로즈 포인트) 라고 명명된 개발 칩은 2개의 Atom 코어와 무선 RF 트랜시버 모듈, 칩셋을 포함한 원칩 모바일 PC다. 이 SoC로 Intel은 몇가지 중요한 시도를 하고 있다. 하나는 기존에 힘들었던 RF 통합을 노이즈 문제를 해결해서 실현한 것. SoC화의 중요한 주변 인터페이스 스위치의 규격 표준화를 시행한 것. 이것은 SoC에서는 일반적인 것으로 예를 들면, ARM은 자사 플랫폼의 on-chip 인터페이스를 표준화 하고 있다. 또, Intel는 Rosepoint로 전압 레귤레이터의 통합도 시행하고 있다. Intel이 이번에 통합한 것은 2.4 GHz의 무선 LAN 이지만 같은 방법으로 3/4G 라디오 커뮤니케이션등의 통합도 가능하다고 볼 수 있다.

 

 

[ 인텔 로즈 포인트 ]

 

로즈 포인트 다이 사진

 

● 초 저전압 작동을 가능하게 하는  Near-Threshold Voltage 회로 기술

 

Intel의 이번 ISSCC의 발표에서 가장 중요한 논문은「Near-Threshold Voltage:NTV 회로」기술일지도 모른다. Intel은 2011년 9월 자사의 컨퍼런스 Intel Developer Forum (IDF)에서 대대적으로 기술을 어필했다. 그리고 이번 ISSCC에서는 기술의 상세한 부분을 밝히기 시작했다.

최대 포인트는 기존의 동작 전압의 하한을 넘은 초 저전압으로 CPU를 동작시키는 점에 있다. Intel은 0.5 V 이하에서의 동작과  280mV에서 테스트 칩이 동작한다고 밝혔다. 그 결과 통상적인 전압으로 동작하고 있을 때보다 전력 효율이 5배나 향상된다는 점을 밝혔다.

Pentium 아키텍처 테스트 칩은 1.2V시 915MHz로 동작, 소비 전력은 737mW에 이른다. 그러나 전압을 0.5 V 근처까지 떨어뜨리면 동작 주파수는 100MHz로 전력은 17mW까지 내려가 전력 효율이 통상 전압보다 큰폭으로 향상됐다. 다만 전압을 게이트 전압 이하로 낮춰가면 점차 전력 효율은 떨어진다. 가장 좋은 효율은 전압이 0.45V 일때다. 단점은 회로의 복잡화로 실제 제품이 어떨 것인가는 향후 확인할 수 있다. 

 

 

● AMD는 4GHz를 넘어선 파일 드라이버를 발표

 

AMD는 4GHz 이상을 타겟으로 하는 제 2세대 Bulldozer「Piledriver」모듈의 요점이 되는 클럭 디스트리뷰션 모델에 대해 밝혔다. 클럭 디스트리뷰션은 간단하면서도 고속의 CPU 설계에서 가장 중요한 요소 중 하나로 동작 주파수나 전력 효율 등을 좌우한다. 아래는 Piledriver 모듈 사진.

상단 2단이 프론트엔드, 가운데 2단이 2개의 정수 연산 코어, 하단 1단이 부동 소수점 연산 유닛이다. 아래의 Bulldozer 모듈과 비교하면 유닛의 배열 자체는 Piledriver에서도 변하지 않는 것을 알 수 있다. 그러나 AMD에 의하면 클럭 디스트리뷰션은 개선 되어 24% 정도 효율이 상승했다고 밝혔다. 클럭은 실제 CPU 코어 전력의 24%를 차지하기 때문에 영향은 크다.

보도 - http://pc.watch.impress.co.jp/docs/column/kaigai/20120222_513581.html 

[ 파일 드라이버의 모듈 ]

 

[ 파일 드라이버 다이 ]