logo

  • home
  • head
  • itnews
  • product
  • mobile
  • game
  • benchmark
  • analysis
  • blog

액션, 모험, SF / 미국 / 2019 .06 개봉 감독 : 사이먼 킨버그 출연 : 제임스 맥어보이(찰스 자비에 / 프...
드라마 / 한국 / 131분 / 2019 .05 개봉 / [국내] 15세 관람가 감독 : 봉준호 출연 : 송강호(기택), 이선균(...
photo001_l.jpg


D램 미세화가 막혀 있다. 미세화를 막는 것은 메모리 셀의 셀렉터용 트랜지스터와 셀 캐패시터 양쪽이다. D램 메모리셀은 셀 셀렉터용 트랜지스터인 MOS FET과 전하 축적용 캐패시터로 구성된다. 메모리셀 면적을 가능한 작게 하기 위해서는 이전에는 미세화(가공치수의 축소)가 유력한 수단이었다. 그러나 2000년대 이후에는 미세화에 의존하는 비율이 점차 감소해 2010년대 들어 미세화에 크게 의존하지 않고 있다. 특히 2010년대 중반 미세 가공 기술 노드가 20nm 세대에 진입한 이후 미세화가 미세한 시각으로 접어들고 있다.


이 때문에 미세화(가공 치수의 축소) 이외의 기술적인 분석에 의해 D램의 기억밀도를 높이는 것이 일반적이다. 그리고 기술적인 분석에 대한 요구가 한층 더 강해지는 경향에 있다. 이 같은 사실이 국제학회 IEDM(미국 캘리포니아주 샌프란시스코에서 12월 15일 개최)에서 다시 불거졌다.


미세화의 한계를 상징했던 것은 주로 두 개의 강연이다. 하나는 12월 2일의 쇼트 코스(기술 강좌)에서 Samsung Electronics의 강연으로 D램 셀 기술의 트랜드를 과거부터 최신 상황까지 설명했다. 다른 하나는 12월 3일에 imec이 발표한 D램 셀 캐패시터의 연구 개발 성과다.(강연 번호 및 논문 번호는 2.7)


photo002_l.jpg


채널장을 확보하면서 트랜지스터를 작게 하다

D램 셀의 셀 셀렉터용 트랜지스터로 가공치수의 축소를 주로 막는 것은 채널장이다. D램의 성능(속도)을 유지하기 위해서는 셀 셀렉터 트랜지스터의 게이트(워드선)에 가해지는 전압을 가급적 낮추지 않으면 안된다. 예를 들어 현재도 게이트에는 약 3V로 최첨단 로직에 비하면 대폭 높은 전압을 인가하고 있다.


이 때문에 게이트장(실리콘 표면과 평행하는 방향: 횡방향 치수)을 짧게 해도 채널은 짧지 않다. 거기서 게이트를 채우고 채널의 형상을 직선에서 곡선으로 바꾸고 채널장을 확보하는 방법이 채택되어 왔다. 이 플래너형 트랜지스터로부터 매립 채널형 트랜지스터로의 구조 변화는 2000년대에 일어나 이후로는 매립 채널의 구조를 개량함으로써 연명을 도모해 왔다.



photo003_l.jpg
photo004_l.jpg



셀 셀렉터 트랜지스터에 있어서 또 하나의 큰 방향은 오프 상태에서 부전압의 인가다. 트랜지스터를 끄기 위해서 통상 게이트에 인가하는 전압은 제로 전압이다. 다만 미세화에 의해 트랜지스터의 이상한 전압이 내려오면 제로 전압에서도 리크 전류를 무시할 수 없게 된다.


거기서 오프 상태에서는 게이트에 부 전압을 인가하는 것으로 오프 전류를 작게 억제한다.



photo005_l.jpg


셀 어레이의 레이아웃을 변경하여 셀 면적을 축소

D램 메모리 셀의 고밀도화에 크게 공헌한 기술로 레이아웃 변경이 있다. 반도체 메모리의 연구 개발에서 메모리 셀의 크기를 나타내는 지표로서 "F2(F의 제곱)"가 잘 사용된다. 미세 가공의 기술 노드(설계 룰)를 나타내는 치수 "F(Feature size의 약칭)"에 대해 F의 제곱의 몇배의 크기(면적)로 메모리 셀을 실현할 수 있는지를 나타내는 것이다.


F2에 대한 비율(배수)이 작으면 같은 미세 가공 치수(설계 룰)에서도 메모리 셀이 작아진다. D램에서는 90nm 세대까지는 F2에 대한 배수가 8의 메모리셀을 채택해 왔다. "8 F2"라고 표기한다.


그것이 65nm 세대 이후 D램에서는 메모리 셀의 레이아웃을 변경함으로써 F2에 대한 배수를 6으로 축소하게 되었다. 단순 계산에서는 같은 가공 치수에서도 메모리 셀의 밀도가 1.33배로 향상된다.


조금 더 설명하면 "8 F2"세대에서는 레이아웃에 "반복 비트선(폴데드 비트선)"이라고 부르는 센스 앰프로부터 쌍이 되는 비트선(BL와/BL)을 평행으로 배치하는 아키텍처가 채용되어 왔다. 이 아키텍처에는 비트선 페어로 노이즈가 절감되는 강점이 있었다. 레이아웃의 효율보다는 노이즈 내성을 중시한 레이아웃이라고 할 수 있다.


그러나 65nm 세대 이후가 되면서 노이즈 내성보다 밀도 향상을 중시한 레이아웃 '오픈 비트선'이 채택되게 됐다. 오픈 비트선에서는 센스앰프의 좌우에 비트선을 붙인다. 메모리 셀을 보다 효율적으로 채울 수 있게 되어 결과적으로 F2의 배수는 "6"으로 감소했다. 현재도 D램 셀의 레이아웃은 이 6F2가 주류다.



photo006_l.jpg


차세대 D램은 크로스포인트 구조로 밀도를 1.5배 향상

또 다음 수단으로 고안되고 있는 것이 셀 트랜지스터의 구조를 바꾸는 것이다. 채널을 수직방향으로 하는 셀 트랜지스터의 도입에 따라 셀 트랜지스터와 셀 캐패시터를 거의 완전히 겹쳐 레이아웃 한다. 그 동안 셀 커패시터는 셀 트랜지스터의 층과 접속하는 관계로 셀 트랜지스터에 대한 레이아웃이였다. 이것은 매립 채널 구조의 셀 트랜지스터에서도 변하지 않았고, 메모리 셀의 면적이 증가하고 있었다고도 할 수 있다.


그런데 채널을 수직 방향으로 레이아웃하면 트랜지스터와 캐패시터가 거의 완전히 겹친다. 원리적으로는 워드선과 비트선의 교차점에 캐패시터를 배치할 수 있게 된다. 즉 크로스 포인트 구조다. 그러면 전술한 F2의 배수가 "4"로 줄어든다. 즉 원리적으로는 "4 F2"의 메모리 셀 면적이 되고, 메모리 셀 어레이의 밀도가 1.5배로 향상된다. 극단적으로 보면 이것만으로 16Gbit의 D램이 24Gbit의 D램이 된다. 이 차이는 크다.



photo007_l.jpg



물론 과제는 있다. 바디가 전기적으로는 부유 상태(불안정)가 되는 것, 인접하는 워드선의 결합이 강해지는 것, 인접하는 비트선의 결합이 강해지는 것이라는 문제가 우려된다.



photo008_l.jpg
photo009_l.jpg


캐패시터의 정전 용량이 서서히 저하

여기까지는 주로 셀 트랜지스터와 셀 레이아웃에 대해 기술해 왔다. 잊지 말아야 할 것이 셀 커패시터다.


셀 캐패시터는 신호 전하를 축적하는 중요한 역할을 담당한다. 기본 성능은 2가지로 정전용량과 리크전류다. 정전용량은 가능한 한 크게 한다. 신호대 잡음비를 벌기 위해서다. 리크 전류에는 최대 허용치가 있다. 허용치를 초과하면 데이터를 유지하는 시간이 짧아져 제품 사양에 있어 재충전 주기가 짧아진다. 바꿔 말하면 대기시 소비 전력이 증가한다.


정전 용량은 캐패시터 절연막의 비유 전율과 캐패시터 전극의 면적에 비례해 절연막의 막후에 반비례한다. 미세화에 의해서 설계 룰을 축소하면 캐패시터 전극의 면적이 감소한다. 즉 정전 용량이 저하된다. 정전 용량의 저하를 막기 위해 주로 2개의 수단이 채용되어 왔다.


하나는 절연막의 재료를 비유전율이 높은 재료(고유전율 재료)로 변경하는 것이다. 설계 룰이 200nm 이후 절연막의 재료는 비유전율보다 높은 재료로 몇 번이나 변경되어 왔다. 현행 세대의 D램 캐패시터로 잘 알려져 있는 절연막은 "ZAZ"라고 부르는 산화 지르코늄(ZrO2)과 아르미나(Al2O3), 산화 지르코늄(ZrO2)의 3층막이다.


다른 하나는 캐패시터 전극의 형상을 수직으로 펴거나 캐패시터 전극의 표면을 곡선으로 변경하거나 하는 것으로 전극의 면적을 버는 것이다. 캐패시터 전극의 형상은 실린더 혹은 컵처럼 되어 한층 더 높게(길게) 되어 왔다.


photo010_l.jpg



그럼에도 불구하고 실제로는 2012년을 경계로 이후 캐패시터의 정전 용량이 꽤 급격하게 저하됐다. 그 때까지도 정전용량은 내려가고 있었지만 그 경향은 비교적 느슨했다. 그러나 새로운 고유전율 재료가 발견되지 않은 것과 캐패시터 전극의 높이를 올리는 비율이 무뎌져 온 것이 정전 용량을 급속히 낮추는 결과가 되고 있다.



photo011_l.jpg


고유전률 재료의 캐패시터로 1x세대의 D램에 대응

캐패시터 전극의 형상에는 주로 실린더(컵)형과 필라(원주)형이 있다. 같은 높이에서 전극의 면적을 크게 확보할 수 있는 것은 실린더형인데 형상이 복잡하기 때문에 절연막의 품질에 대한 요구가 높은 것이 약점으로 지적된다. 절연막의 리크 전류가 문제가 되기 쉽다.


이것에 대해 필러형은 형상은 단순하게 되지만 아스펙트비를 높게 해야 하기 때문에 에칭이나 성막 등의 부문에서 과제가 있다. 여기서 필러의 형성을 2단계로 나누는 것에 의해 아스펙트비의 문제를 완화하는 것이 고안 되어 왔다.



photo012_l.jpg



이번 IEDM에서는 필러형 셀 캐패시터의 아스펙트 비율을 완화하는 기술로서 imec가 종래보다 비유전율이 높은 새로운 고유전재에 의한 셀 캐패시터를 제안해 왔다. 재료는 티탄산 스트론튬(SrTiO3) 절연 재료와 루테늄(Ru) 전극 편성이다.


이 조합에 의해 금속/절연막/금속(MIM) 캐패시터를 개발한 결과 티탄산 스트론튬 막후가 11 nm 때에 118로 지극히 높은 비유전율을 얻을 수 있었다. 산화막 환산의 막후는 0.4 nm. 리크 전류는 0.1μA/평방 cm로 상당히 낮다.


imec는 또한 D램의 기술 노드와 셀 캐패시터의 로드맵을 공개했다. 18nm세대는 실린더(컵)형의 캐패시터를 사용한다. 16nm세대에서는 실린더형과 필러형 양쪽이 있으며 같은 정전용량에 대해 필러형은 가공치수가 짧아져 아스펙트비가 높아진다. 14nm세대와 12nm세대에서는 필러형의 캐패시터로 정전용량의 저하를 최대한 억제한다. 18nm 세대에서는 10fF인데 반해 16nm 세대에서는 8fF, 14/12nm 세대에서는 6fF라는 시나리오다.



photo013_l.jpg
photo014_l.jpg


기억용량 확대폭이 2배에서 1.5배로 줄어들 가능성

D램 대기업 벤더에 의한 기술노드는 1Xnm세대가 양산중이며 1Ynm세대가 양산시작중, 1Z세대가 개발중인 상황이다. 구체적으로 1Xnm세는 18nm세대, 1Ynm세대는 17nm세대, 1Znm세대와는 16nm세대.


1Znm세대의 뒤는 1알파nm세대, 그 다음이 1베타 nm세대라는 것이 현재의 명칭이다. 1Znm세대까지의 조각이 그대로 이어진다고 가정하면 1β세대란 14nm세대인 셈이다. 4세대에서 4nm밖에 안 된다는 것은 과거 D램 개발에서는 상상할 수 없었던 일이다.


이러한 사실로부터 이해할 수 있는 것은 D램의 실리콘 다이당 대폭적인 대용량화를 성립시키는 주요한 수단은 미세화 이외의 기술적인 고안에 의하는 것이다. 그 수단이 버티컬 구조의 트랜지스터나 비유전율이 111인 초 고유전율 절연막을 사용하는 캐패시터가 될지는 알 수 없지만 요소 기술이 이미 존재하고 있다는 사실이 중요하다. 이들 요소 기술을 제품 수준으로 높이면 D램의 대용량화를 계속할 수 있기 때문이다.


가능성이 적지 않은 것은 기억용량 확대 폭이 앞으로 점점 줄어들 것이라는 시나리오다. 1990년대까지는 세대별로 4배였던 기억용량의 확대폭은 2000년대 이후로는 세대별로 2배가 되었다. 1Gbit의 다음은 2Gbit, 그 다음은 4Gbit이 되었고, 다음으로 8Gbit, 그리고 16Gbit로 기억용량이 확대되어 왔다.


16Gbit 에서는 2배라고 할 수 없다. 16Gbit의 다음은 32Gbit가 아니라 24Gbit가 될 가능성이 있다. D램 실리콘 다이 면적은 약 60m 이하라는 것이 하나의 기준(제조원가로는 2달러 이하라는 뜻)이므로 이 제한을 유지한다는 전제라면 기억용량의 대폭 확대는 기대하기 어렵고, 당분간은 이러한 것에 유의하면서 방향을 지켜보고 싶다.


출처 - https://pc.watch.impress.co.jp/docs/column/semicon/1156988.html






  1. SK하이닉스, 국내기업 최초 폐기물 매립 제로(Zero) 인증 획득

    SK하이닉스가 국내기업 중 최초이자 세계에서 14번째로 폐기물 매립 제로(Zero Waste to Landfill) 인증 등급을 획득했다고 19일(화) 밝혔다. 이번에 획득한 등급은 실버*(Silver) 등급으로 이천, 청...
    Date2019.02.19 CategoryENTERPRISE
    Read More
  2. SK하이닉스, 2018년 경영실적 발표 '사상 최대'

    - 2018년 연간 경영실적 • 매출액 40조4,451억 원, 영업이익 20조8,438억 원(영업이익률 52%), 순이익 15조5,400억 원(순이익률 38%) • 2년 연속 사상 최대 경영실적 경신 - 2018년 4분기 경영실적 • 매출...
    Date2019.02.19 CategoryENTERPRISE
    Read More
  3. 2018년 4분기 인텔 실적 발표, 모든 사업 호황 지속

    - 4분기 매출 187억 달러, 전년 대비 9% 증가 - 올해 전체 매출은 전년 동기 대비 13% 증가한 708억 달러 - 주당 순이익 1.12달러 세계 반도체 중심 기업인 인텔 코퍼레이션(Intel Corpor...
    Date2019.02.07 CategoryENTERPRISE
    Read More
  4. LG전자 실적발표, 올레드TV 등 잘나가는 가전사업

    LG전자가 지난해 연결기준 매출액 61조 3,417억원, 영업이익 2조 7,033억 원을 기록했다. 매출은 전년(61조 3,963억원)과 비슷했고 영업이익은 전년(2조 4,685억 원) 대비 9.5% 증가했다. 특히 LG 시...
    Date2019.02.07 CategoryENTERPRISE
    Read More
  5. 삼성전자 2018년 4분기 실적 발표, 향후 전망은?

    삼성전자는 연결 기준으로 매출 59.27조원, 영업이익 10.8조원의 2018년 4분기 실적을 발표했다. 2018년 연간으로는 매출 243.77조원, 영업이익 58.89조원으로 2017년에 이어 2년 연속 사상 최대 실적...
    Date2019.02.07 CategoryENTERPRISE
    Read More
  6. AMD 실적발표, 6% 증가한 14억 2000만 달러로 흑자 전환

     GAAP Quarterly Financial Results  Q4 2018Q4 2017Y/YQ3 2018Q/Q Revenue ($B)$1.42 $1.34  Up 6%$1.65  Down 14% Gross margin38% 34%  Up 4 pp40%  Down 2 pp Operating expense ($M)$509 $454  Up $5...
    Date2019.02.04 CategoryENTERPRISE
    Read More
  7. 인텔 신임 CEO 공식 발표, 임시 CEO였던 Robert Swan 취임

    미국 인텔이 그 동안 공석이였던 최고 경영 책임자(CEO) 직에 임시 CEO 직을 맡고 있던 Robert Swan이 공식 CEO로 취임했다고 발표했다. 신임 CEO로 취임된 Robert Swan은 2016년부터 인텔의 최고재...
    Date2019.02.04 CategoryENTERPRISE
    Read More
  8. 삼성전자, 2천만 화소 ‘아이소셀 슬림 3T2’ 출시

    삼성전자가 업계 최초로 1/3.4인치 크기에 2천만 화소의 고화질을 지원하는 이미지센서 '아이소셀(ISOCELL) 슬림 3T2'를 출시했다. '아이소셀 슬림 3T2'는 0.8㎛(마이크로미터)의 초소형 픽셀로 구성...
    Date2019.01.29 CategoryPROCESSOR
    Read More
  9. 세계 1위 파운드리 업체 TSMC, 7나노 광폭 질주

    전 세계 반도체 파운드리 시장의 절대 황제 기업 TSMC가 자사의 7nm Fabrication이 4분기 매출에서 가장 큰 비중을 차지했다고 발표했다. TSMC는 업계에서 7nm 프로세스에 대한 관심의 결과로 ...
    Date2019.01.21 CategoryENTERPRISE
    Read More
  10. 7나노 이후의 양산용 EUV 노광기술 동향 (5나노 3나노 등)

    첨단 로직 반도체 양산을 위한 EUV(Extreme Ultra-Violet:극 자외선) 노광 기술의 미래 그림이 드러났다. 7nm세대 기술 노드부터 양산을 올해(2019년)를 시작으로 2년~3년의 간격으로 차세대 기술 노드로...
    Date2019.01.21 CategoryPROCESSOR
    Read More
  11. “아이스레이크부터 아테나까지” 인텔, CES에서 본격 10나노 시대 선언

    Mark Hachman | PCWorld 인텔 코어 마이크로프로세서의 차세대 주력 제품은 아이스레이크이며, 올해 연말이면 델을 비롯한 주요 PC 업체의 제품을 구매할 수 있을 것이다. 인텔의 공식 발표 내용이다....
    Date2019.01.13 CategoryPROCESSOR
    Read More
  12. AMD, 3세대 라이젠 프로세서 올 여름 투입 (zen2)

    CES 2019 회기 2일째인 1월 9일(미국 시간) AMD 사장 겸 CEO 리사 수가 기조 강연에 등단해 회사의 전략과 신제품 등을 설명했다. 이 중 수는 7nm 프로세스로 생산된 Zen2에 근거한 제 3세대 Ryzen...
    Date2019.01.11 CategoryPROCESSOR
    Read More
  13. AMD, 7나노 공정의 차세대 라이젠 프로세서 공개

    8일(미국시간)부터 개막한 'CES 2019'에서 미국 AMD는 7nm 프로세스로 제조되는 '차세대 Ryzen 프로세서'를 선보였다. 프리뷰 공개를 위해 제품명 등은 밝혀지지 않았지만 7nm 프로세스 제조, 소켓이 ...
    Date2019.01.11 CategoryPROCESSOR
    Read More
  14. AMD, 7나노 프로세스 GPU "라데온7(Radeon VII)" 발표

    CES 2019 2일째인 1월 9일(미국 시간) AMD 사장 겸 CEO 리사 수가 기조 강연에 등단했고 이 회사의 전략과 신제품 등을 설명했다. 수에 따르면 이 회사가 CES 기조 강연에 등단한 것은 이번이 처음임...
    Date2019.01.11 CategoryGPU
    Read More
  15. 2019년 예상되는 소셜 미디어 시장의 5가지 트렌드

    2019년 소셜 미디어 시장에서는 나노 인플루언서를 활용하는 브랜드가 늘어나고, 소셜 미디어 플랫폼을 기반으로 대대적인 기술 혁신이 목격되는 한편, Z세대의 비밀 계정 개설이 증가하고, 24시간 이내에 ...
    Date2018.12.30 CategoryENTERPRISE
    Read More
  16. 2019년 예상되는 드론(Drone) 분야의 8가지 트렌드

    경제전문매체 Points of Beginning이 드론 도입을 계획하고 있는 기업이 2019년 고려해야 할 드론 트렌드를 제시하였다. 8대 트렌드는 ▲어플리케이션 기반 드론 도입 증가, ▲기업의 드론 도입 확대, ▲드론 ...
    Date2018.12.30 CategoryENTERPRISE
    Read More
  17. 1TB/s 성능 초과 차세대 HBM 규격 업데이트

    JEDEC은 High Bandwidth Memory(HBM) 규격을 업데이트 한 JESD235를 발표했다. HBM은 HPC, 서버, 그래픽, 네트워킹 등 광대역과 저전력, 고밀도 탑재가 요구되는 업계용 고속 메모리 규격이다. ...
    Date2018.12.23 CategoryPROCESSOR
    Read More
  18. Arm 최초의 동시 멀티스레딩 대응 Cortex-A65AE CPU 발표

    영국 Arm는 18일(현지시간) 자율주행차용 CPU IP, Cortex-A65AE를 발표했다. 7nm 프로세스의 제조에 최적화된 CPU IP 코어로 Arm의 프로세서로는 처음으로 동시 멀티스레딩을 지원하고, 아웃 오브 오...
    Date2018.12.23 CategoryPROCESSOR
    Read More
  19. 인텔, 차세대 CPU 아키텍처 서니코브, 윌로우 코브, 골든 코브 발표

    미국 Intel은 11일(현지시간) 로버트 노이스의 과거 사저에서 기자회견을 열고 이 회사가 개발하고 있는 차세대 CPU 등에 채용되는 각종 기술을 공개했다. 이 가운데 Intel 상석 부사장 겸 Intel ...
    Date2018.12.15 CategoryPROCESSOR
    Read More
  20. 인텔, 업계 최초의 로직 3D 적층 패키징 기술 Foveros 발표

    미국 Intel는 11일(현지시간) Intel의 공동 창업자 로버트 노이스의 옛 사저에서 기자회견을 열고, 동사가 개발하고 있는 차세대 CPU 등에 채택되는 각종 기술을 공개했으며 Intel이 개발해 온 3D 다이...
    Date2018.12.15 CategoryPROCESSOR
    Read More
  21. 인텔 iGPU는 1TFLOPS의 성능으로 3D게임에도 대응 (라자코두리)

    미국 Intel은 11일(현지시간) Intel의 공동 창업자인 로버트 노이스의 과거 사저에서 기자회견을 열고 이 회사가 개발하고 있는 차세대 CPU 등에 채용 될 각종 기술을 공개했다. 동사 상석 부사장 ...
    Date2018.12.15 CategoryPROCESSOR
    Read More
  22. 차세대 DRAM(디램) 기술 (셀,셀렉터,채널,게이트,트랜지스터 등)

    D램 미세화가 막혀 있다. 미세화를 막는 것은 메모리 셀의 셀렉터용 트랜지스터와 셀 캐패시터 양쪽이다. D램 메모리셀은 셀 셀렉터용 트랜지스터인 MOS FET과 전하 축적용 캐패시터로 구성된다. 메모리...
    Date2018.12.15 CategoryPROCESSOR
    Read More
  23. 구글의 콘텐츠는 어떻게 사용자에게 전달되는가?

    유튜브를 통해 공유된 영상, 구글 검색 결과 및 구글 지도의 길 안내부터 지메일을 통해 보내는 이메일까지 모든 구글 콘텐츠는 구글의 글로벌 인프라 전반에 걸쳐 저장되고 움직이는 데이터에 기반합니다....
    Date2018.12.09 CategoryENTERPRISE
    Read More
  24. 모바일 지포스RTX 2070 - 2080, CES 2019에 등장할 것

    노트북을 위한 NVIDIA GeForce RTX 2070 및 2080 모바일이 CES 2019에서 등장할 가능성이 높아졌다. 새로운 GeForce Mobility 시리즈의 디바이스 ID가 깃허브(GitHub)에 게시되었으며 내용은 아래와 ...
    Date2018.12.08 CategoryGPU
    Read More
  25. 퀄컴(Qualcomm), 7nm 윈도우10용 SoC "Snapdragon 8cx" 공개

    퀄컴(Qualcomm)은 12월 6일 미국 하와이주 마우이섬에서 진행된 Snapdragon Tech Summit에서 Windows 10용 SoC로서 제 3세대 제품이 되는 "Snapdragon 8cx"를 발표했다. Snapdragon 8cx는 COMPUTEX TA...
    Date2018.12.08 CategoryPROCESSOR
    Read More
  26. SK하이닉스, 3차원 크로스 포인트로 128Gbit 비휘발성 메모리 개발

    SK Hynix는 3차원 크로스 포인트 구조를 채택하여 128Gbit의 큰 기억용량을 실현한 비휘발성 메모리를 개발했고, 그 기술 개요를 국제학회 IEDM(미국 캘리포니아주 샌프란시스코 개최)에서 12월 5일(현지...
    Date2018.12.08 CategoryPROCESSOR
    Read More
  27. Microsoft Edge 브라우저, 독자 엔진을 버리고 Chromium 사용

    마이크로소프트(Microsoft)는 동사의 웹 브라우저 에지(Edge)의 데스크탑 버전에 독자 개발 엔진 EdgeHTML 채용을 중단하고, 오픈 소스 프로젝트인 Chromium 베이스로 전환한다고 것을 발표했다. ...
    Date2018.12.08 CategorySOFTWARE
    Read More
  28. 카스퍼스키랩의 2019년 보안 위협 예측 (APT 공격 등)

    2019년 APT(지능형 지속 공격) 세계는 경험은 부족하지만 의욕적인 새로운 공격자 그룹과 풍부한 리소스와 우수한 실력을 갖춘 기존의 공격자 그룹으로 나뉠 것으로 보인다. 카스퍼스키랩의 2019년 표적형 ...
    Date2018.12.05 CategorySOFTWARE
    Read More
Board Pagination Prev 1 2 3 4 5 6 7 8 9 10 ... 110 Next
/ 110