1. TSMC CoWoS 패키징 능력 2배 확대 계획

 

개요: TSMC는 2025년에 AI 칩 수요 증가에 대응하기 위해 CoWoS 패키징 생산 능력을 기존 대비 두 배로 확대할 계획입니다. 이는 NVIDIA, AMD, 구글 등 주요 고객사의 AI 칩 수요를 충족하기 위한 전략으로, CoWoS 기술이 AI 및 고성능 컴퓨팅(HPC) 애플리케이션에서 핵심적인 역할을 하고 있음을 보여줍니다.

 

[세부 내용]

 

생산 목표: TSMC는 2024년 말 기준 월 75,000~80,000 웨이퍼 수준인 CoWoS 생산 능력을 2025년에 약 150,000 웨이퍼 이상으로 확대할 계획입니다. 이 목표는 2028~2029년까지 지속적으로 확장될 전망입니다.

 

기술 전환: TSMC는 CoWoS-S에서 CoWoS-L로의 전환을 가속화하고 있습니다. CoWoS-L은 로컬 실리콘 인터커넥트(LSI)와 RDL(재배선층) 인터포저를 활용해 더 높은 유연성과 성능을 제공하며, 특히 NVIDIA의 Blackwell AI 칩에 적합합니다.

 

주요 고객: NVIDIA는 2025년 TSMC CoWoS 생산 능력의 50~70% 이상을 점유할 것으로 예상되며, Blackwell 시리즈와 B300 칩 생산에 CoWoS-L을 적극 활용합니다.

 

2. 배경 및 의의

 

AI 수요 급증: TSMC의 2024년 AI 가속기 관련 매출은 전체 매출의 약 15%를 차지했으며, 2025년에는 이 수치가 두 배로 증가할 것으로 전망됩니다. 이는 AI 애플리케이션의 다양성과 볼륨 증가에 기인합니다.

 

패키징 병목 해결: CoWoS 패키징은 다중 칩을 단일 패키지로 통합해 처리 능력을 극대화하는 기술로, 현재 수요가 공급을 초과하며 병목 현상이 발생하고 있습니다. TSMC의 생산 능력 확대는 이 병목을 완화하는 데 초점을 맞춥니다.

 

경쟁 우위: TSMC는 현재 CoWoS와 같은 첨단 패키징 기술의 유일한 대량 공급자로, 글로벌 파운드리 시장 점유율 64%를 유지하며 시장 지배력을 강화하고 있습니다. CoWoS-L은 2025년 시장 점유율을 50~60%로 확대할 것으로 예상됩니다.

 

3. 기술적 특징

 

[CoWoS-S vs. CoWoS-L]

 

CoWoS-S: 실리콘 인터포저를 사용한 2.5D 패키징 기술로, NVIDIA의 Hopper(H100, H200) 칩에 주로 사용. 대형 인터포저로 인해 수율 문제가 발생할 수 있음

 

CoWoS-L: LSI와 RDL 인터포저를 결합한 기술로, 더 큰 패키지 크기와 유연성을 제공, Blackwell(B100, B200) 칩의 10TB/s 대역폭 요구를 충족하며 수율 문제를 완화

 

경쟁 기술 비교: 인텔의 EMIB(Embedded Multi-die Interconnect Bridge)는 현재 CoWoS와 유사한 성능을 제공하지만, 2026~2028년에는 더 확장 가능한 패키지 크기와 상호 연결로 차별화될 가능성이 제기됨