ARM Mali-T880 GPU를 베이징에서 발표

ARM의 모바일 GPU 코어 "Mali-T" 시리즈는 MediaTek 등 대기업에 채용되고는 있지만 하이엔드 모바일 SoC(System on a Chip)중에는 아직 눈에 띄지 않는다. 그것을 불식하기 위해 ARM은 자사의 GPU 코어의 최신 하이엔드 버전 Mali-T880을 발표했다. 16nm의 FinFET 3D 트랜지스터 세대를 주 타깃 프로세스로 한 2016년의 하이엔드 모바일 SoC용 GPU 코어다.

Intel&파운드리 프로세스 로드맵

Mali-T880은 지난해(2014년)발표한 "Mali-T800" 패밀리의 최상위 코어다. ARM의 GPU 코어는 2011년에 발표한 "Mali-T600" 패밀리에서 "Midgard(미드가드)"로 불리는 아키텍처를 채용했고 이후 Mali-T600/700/800으로 Midgard 아키텍처를 발전시켜 왔다. Mali-T880 패밀리도 베이스 아키텍처는 Midgard지만 마이크로 아키텍처 수준에서 다양한 개량이 가해지고 있다.

Midgard 아키텍처의 핵심은 이른바 "Vec4" 타입의 연산 유닛 구성을 취하고 있으며 각각의 픽셀과 정점 단위로 흐름 제어를 하고 타일링 아키텍처인 점으로 PowerVR Series5 까지의 Imagination Technologies의 GPU코어 아키텍처와 어느 정도 비슷하다. NVIDIA나 AMD, PowerVR Series6(Rogue) 같은 SIMT(Single Instruction, Multiple Thread)형 아키텍처와는 다르다. 개별 컨트롤 Vec4는 해상도가 낮은 경우에도 효율이 떨어지지 않는다.

GPU의 흐름 제어

Mali-T880은 ARM 전 세대의 Mali-T760에 비해 최대 구성 퍼포먼스를 1.8배로 늘렸다.또 전력 효율을 높임으로써 같은 워크 로드는 40%의 에너지를 줄일 수 있다고 한다.

성능과 전력 효율 향상의 주된 요인은 프로세스 기술의 진보와 마이크로 아키텍처의 개혁에 의한다. 프로세스 기술은 TSMC의 16nm 프로세스 16FF+에 최적화된 POP(Process Optimized Packages)를 제공한다. POP는 파운드리의 특정 프로세스에 대한 물리 설계 최적화를 한 패키지로 고객은 RTL(Register Transfer Level)로부터 직접 물리적 설계를 모두 할 경우보다 짧은 시간에 전력, 퍼포먼스, 면적(PPA)의 3요소를 최적화 한 설계를 실현한다.

ARM이 설명하는 POP의 이점

16FF+는 TSMC의 1세대 FinFET 프로세스 "16FF"의 개량판으로 보다 성능 효율을 높였다. 16FF+ 계열에서는 저전력의 16FFLL+가 먼저 시행되고, 고성능의 16FFGL+로 계속되지만 두 프로세스의 차이는 작다. ARM은 고객의 설계 요구가 16FF+로 높아지면서 16FF가 아니라 16FF+ 프로세스를 위한 POP 제공을 결정한 것으로 알려졌다.실제로는 저비용인 28nm 프로세스도 장기간 남아 있지만 Mali-T880을 채용하는 SoC는 하이엔드 제품이기 때문에 16FF+용으로 POP를 개발하기로 했다.

Intel과 파운드리의 FinFET 비교

Mali-T880의 내부 아키텍처

Mali-T880은 최대 16코어의 세이더 코어로 구성할 수 있다. Mali-T600 시리즈의 세이더 코어는 4코어씩의 클러스터로 분리되어 캐시도 묶음마다 분리되어 있었다. 반면 Mali-T700 이후에는 메모리 인터페이스와 캐시 계층이 개량되어 클러스터 소프트웨어 측면에서 은폐된 모든 코어를 투과적으로 동등하게 처리할 수 있게 되었다. ARM의 Dennis Laudick(VP Partner Marketing, Media Processing Group, ARM)에 따르면 이 구조는 Mali-T880에서도 변하지 않는다는 것. 이 아키텍처 개량에 의해 종전보다 데이터 이동의 필요와 이를 위한 에너지가 절감되어 보다 저전력이 되었다.

Mali T880의 개요

GPU 코어의 내부는 복수의 클럭 게이팅과 코어 게이팅(파워 게이팅)을 하고 있다. 작업 관리자가 활동을 검지 해서 자동적으로 클럭과 전력 공급을 제어하는 구조다.

ARM은 지난해(2014년) 가을 Mali-T800계열의 고성능 코어 "Mali-T860"을 발표했다. Mali-T860과 Mali-T880은 대상 프로세스 이외에도 차이가 있다. 우선 세이더 코어의 구성은 각각의 세이더 코어 연산 유닛 수가 증가했다.  Mali-T860은 각 세이더 코어에 ALU(Arithmetic Logic Unit)군이 2개, 로드/스토어 유닛이 1개, 텍스처 유닛이 1개의 구성이었다. 반면 Mali-T880은 각 세이더 코어에 ALU가 3개로 ALU수가 증가하고 있다.

하위 GPU 코어 Mali-T860 아키텍처

Mali의 세이더 코어

GPU 제조 업체는 통상적으로 코어 내의 연산 유닛과 텍스처와 로드/스토어 유닛의 비율을 동일 세대의 GPU 패밀리간 통일한다. 이는 연산과 메모리 액세스 명령의 비율을 일정하게 하여 프로그램의 최적화를 용이하게 하기 때문이다. 반면 ARM은 하위 구성의 GPU는 연산에 대한 텍스처&로드/스토어의 비율이 높고 상위 Mali-T880은 연산 비율이 높게 바뀌고 있다. 최상위 Mali-T880은 연산 비율이 높은 보다 복잡한 컨텐츠를 위한 구성으로 규정하고 있다. 보다 메모리 액세스가 적고 명령의 비율이 높은 프로그램의 실행을 향하고 있다.

3개의 연산 파이프를 갖춘 Mali-T880의 세이더 코어

Mali-T600 이후의 GPU 세이더 코어는 여러 스레드의 명령을 예약하고 발행하는 스레드 이슈 유닛이 있다. 이 명령 유닛에서 3개의 ALU와 1개의 로드/스토어, 1개의 텍스처에 대해 서로 다른 스레드의 명령을 발부한다. 그래서 ALU 수를 늘려도 같은 스레드에서 병렬화할 수 있는 명령을 추출할 필요는 없다. 최대 각 사이클 5스레드로부터 명령이 발행이 가능해 보인다. 코어 내에서 실행할 수 있는 인플라이트 스레드 수는 최대 256 스레드로 보인다. 단, GPU의 경우에는 컴파일 단계에서 할당 된 쓰레드 당 레지스터 수를 늘리면 만들 수 있는 쓰레드 수가 줄어든다. Mali-T880 세대에선 스레드 간의 상호 작용을 개량하여 전체 스레드 유효 효율을 올린 것으로 알려졌다.

또 NVIDIA나 AMD의 SIMT(Single Instruction, Multiple Thread)형 아키텍처와 같이 32스레드와 64스레드를 묶고 프로그램 카운터를 공유하고 같은 명령을 실행해 분기 방향이 엇갈려 조건 분기는 프레디케이션에서 대응하는 방식은 먹지 않는다. 각 스레드마다 프로그램 카운터를 갖고 조건 분기 등을 제어한다. 이 점도 Mali-T880 세대도 변함이 없다.

ARM의 Midgard 아키텍처의 ALU는 1개의 벡터 유닛과 1개의 스칼라 유닛으로 구성되고 있다. Mali-T880에서도 이는 마찬가지로 벡터 유닛은 128-bit 폭. 32-bit 연산이면 4-way의 SIMD(Single Instruction, Multiple Data)다. GPU 용어로는 Vec4 구성. 또 1개의 32-bit 스칼라 부동 소수점 연산 유닛이 있는 벡터 유닛과 스칼라 유닛은 병렬로 가동시킬 수 있다. 단순 계산으로 32-bit 환산이면 5연산 병렬이 된다.

Mali T880의 ALU

128-bit의 유닛을 정수 연산과 부동 소수점 연산 각각에서 그룹 분할에 따라 다양한 연산 정밀도에 대응한다. 예를 들어 16-bit 부동 소수점 연산(FP16)이면 32-bit 부동 소수점 연산(FP32)의 2배의 처리량이다. 이는 연산 정밀도가 낮은 경우가 많은 모바일 그래픽과 이미지 프로세싱, 나아가 미래의 센서 데이터의 SoC측의 프로세싱 등에 효과를 발휘하는 아키텍처다. 연산 유닛 자체를 다용도로 사용하는게 용이함으로써 SoC 전체의 다이 사이즈(반도체 본체의 면적) 축소에 효과가 있다. "벡터 아키텍처는 컴파일러에 쿼드 팩화를 요구한다. 그러나 현재 우수한 결과가 나와 있기 때문에 당사는 벡터 아키텍처에 초점을 맞추고 있다"고 ARM의 Mark Dickinson(General Mangager, Media Processing Group, ARM)는 말한다.

ARM Dennis Laudick(VP Partner Marketing, Media Processing Group, ARM, 왼쪽)과 Mark Dickinson(General Mangager, Media Processing Group, ARM, 오른쪽)

Mali-T880은 최대 구성인 16 세이더 코어의 경우 GPU 코어 전체에서 벡터 유닛은 48개, 스칼라 유닛은 16개다. 단순 계산으로 32-bit 부동 소수점 연산 유닛은 240개를 기록, Tegra X1 등의 하이엔드 모바일 GPU에 가까운 숫자다. 다만 실제로는 16코어보다 작은 구성이 고객들의 탑재에 중심이 될 가능성도 있다.

Mali-T880은 타일링 알고리즘 개량

PC용 GPU는 이미 디 에이트 모드에서 정점 처리로부터 픽셀 처리를 연속해 낸 픽셀 데이터와 함께 픽셀의 Z(깊이) 정보를 세이브한다. 그 위에서 나중에 처리한 픽셀이 이미 처리를 마친 픽셀보다 앞에 올지 나중에 올지를 Z 버퍼에서 판정해 픽셀의 덮어쓰기를 제어한다. 반면 Mali GPU 등 타일링 방식을 취한 아키텍처는 일단 정점 처리 데이터를 세이브한 뒤 화면을 분할한 타일마다 픽셀 처리 한다. 그 때 오프 칩 메모리의 큰 Z 버퍼를 사용하지 않고 전면에 올 픽셀만을 처리하므로 원칙적으로 낭비가 적은 메모리 액세스도 포함해 전력이 절약 된다.

다만 타일링을 정확히 처리하려면 은면을 제거하는 알고리즘이 뛰어나야 한다. 그러나 완전히 제거할 수 없기 때문에 통상적으로 타일링 프로세서는 작은 깊이 버퍼를 온 칩으로 대비하고 있다. ARM은 Mali-T880에서 이 부분을 개량, 어느 픽셀이 최종 이미지에 남아 있는지를 보다 정확하게 사전 분석함으로써 이전보다 정확하게 불 필요한 픽셀을 처리 전에 제거하게 되었다고 한다.

렌더링 방법의 비교

"파이프 라인에 작업을 발행하기 전에 사전 계산에 따라 어느 픽셀이 프론트 이미지에 맞는지를 더 정확히 판정한다. 그에 따라 지금까지보다 불 필요한 계산을 중단할 수 있게 됐다. 성능이 올라 전력 효율도 오른다" 라고 Dennis Laudick(VP Partner Marketing, Media Processing Group, ARM)은 아키텍처의 개량 사항을 설명한다.

이러한 알고리즘을 위해 타일링은 원리적으로 픽셀 쓰기는 이미 에이트 모드 GPU보다 복잡해진다(실제로는 이미 디 에이트 모드 GPU도 비슷한 처리를 하고 있지만 타일링 만큼 완벽할 필요가 없다). "이미 디 에이트 모드의 깊이 버퍼는 심플하지만 메모리와 전력을 잡아먹는다. 타일링은 제어가 복잡해지지만 전력 절약으로 배터리 구동 기기에 적합하다. 복잡함에 걸맞은 이점이 있다고 생각하고 있다" 고 ARM의 Dickinson는 말한다.

이러한 개량의 결과 Mali-T880의 전력 효율 향상의 절반 이상은 마이크로 아키텍처의 개량에 의해 성사됐다고 Dickinson는 말한다. 나머지 절반은 프로세스 기술에 따른 것이다.

TSMC 16FF+POP 제공

ARM은 Mali-T880을 RTL(Register Transfer Level)소프트 매크로로 라이센스 하는 것 외에 POP로 제공한다. CPU 코어로 하고 있는 하드 매크로의 제공은 없다. 이는 커스터마이즈 할 수 있는 POP가 아니면 SoC의 GPU용 영역에 맞는 코어의 물리 레이아웃을 조정할 수 없기 때문이다. GPU의 경우는 POP에 충분한 성능과 전력 최적화가 있다고 ARM은 판단했다고 한다.ARM은 이전에 16FF+ 세대의 GPU 코어용 라이브러리는 7.5T 스탠더드 셀로 제공하겠다고 설명했고 Mali-T880에 동일한 컴팩트한 초고밀도 셀일 가능성이 높다.

지난해 ARM Tech Symposia의 16FF+ 라이브러리 제공 형태

표준 셀 트랙

또 현재의 Mali를 포함한 ARM의 미디어 프로세싱 유닛은 공통의 무손실 프레임 버퍼 압축 기술 "ARM Frame Buffer Compression(AFBC)"을 채용하고 있다. AFBC의 압축 신장 유닛은 GPU "Mali-T800", 디스플레이 프로세서 "Mali-DP550" 비디오 프로세서 "Mali-V550" 에 각각 탑재되어 있다. 그래서 공통으로 컬러 데이터 메모리 압축이 가능하고 메모리 액세스의 전력 효율을 향상시킨다.

Mali-T860 발표의 AFBC 설명

또 AFBC 압축 블록 사이즈는 구현 단계에서 컨피그러블되고 있다. 실리콘 벤더가 하드웨어 설계시 자사에 최적인 블록 크기를 선택할 수 있다. 이것은 블록 사이즈와 압축 효율에 트레이드 오프가 있으며 응용에 의해 최적 솔루션이 바뀌기 때문이라고 본다.

I/O 코히렌시 및 페이지 테이블 동기화는 향후 상황에 따라

 ARM의 CPU 코어와 Mali GPU 코어 사이는 I/O 코히렌시에 따라 일관성이 유지되고 있다. GPU 코어는 CPU 코어의 캐시를 스누프하고 있지만 그 반대로 CPU 코어가 GPU 코어의 캐시를 스누프 할 수는 없다. 그래서 CPU 코어가 GPU 메모리 범위의 데이터에 접근하는 경우에는 일단 GPU 코어의 캐시를 플래시 할 필요가 있다. 이는 GPU 컴퓨팅 상에서 걸림돌이다. CPU 코어처럼 서로의 캐시를 쌍방향으로 스누프 할 수 있게는 되지 않았다.

또 Mali-T600 이후의 ARM GPU는 전용 MMU(Memory Management Unit)를 대비해 ARM CPU의 ARMv8메모리 어드레싱도 지원하고 있다. 그러나 현재는 CPU측의 MMU와 GPU측의 MMU사이에는 페이지 테이블의 동기화는 하지 않았다. "시스템 레벨 MMU는 기술적으로는 가능하다. 그래서 더 좋은 동기화가 실현될 수 있는 것은 분명하다. 그러나 트레이드 오프가 있어 탑재하면 매우 고가로 오를 것"이라고 ARM의 Laudick는 말한다.

"그것은(캐시 코히렌시와 페이지 테이블 동기화)가 전체 시장의 나아갈 방향이라고 이해하고 있다. 그러나 그런 기능이 요구하는 추가 기술과 투자를 생각하면 우리는 언제가 올바른 타이밍 인지를 가늠할 필요가 있다. 빨리 실행하면 실리콘 영역을 낭비한다. 이는 소프트웨어 측의 문제이기도 하다. 소프트웨어 커뮤니티의 목소리에 주의 깊게 귀를 기울일 필요가 있다" 고 Dickinson는 말한다.

AMD의 인터커넥트 아키텍처. I/O 코히렌시에서 동기화를 취하기 쉽게 하고 있다.

AMD는 GPU MMU와 CPU MMU에서 페이지 테이블은 동기화 시켰지만  I/O 코히렌시에 GPU 캐시 플래시를 피하기 위해 GPU 캐시를 우회하는 버스를 마련했다. 한편 인텔은 Broadwell에서 GPU 코어와 CPU 코어 사이에 쌍방향 캐시 코히렌시가 가능하도록 했다. ARM도 이러한 기술은 보고 있으며 여러가지 수단을 검토 중이라고 한다.