이번에는 세이모어 크레이(Seymour Cray)가 마지막으로 만든 CRAY-3에 주목한다. CRAY-3의 정확한 개발 시작이 언제인가는 분명하지 않지만 CRAY-2 개발 방침의 윤곽이 결정된 무렵부터 이미 그의 관심은 CRAY-2를 떠나 CRAY-3로 향하던 것 같다.

CCC(Cray Computer Corporation)의 CRAY-3 카탈로그. 이는 4P 구성 CRAY-3

CRAY-3의 설계 목표는 CRAY-2의 12배 성능 

CRAY-3의 당초 설계 목표는 또 다시 CRAY-2의 12배라는 야심적인 것이었다. 원래 CRAY-2 자체가 2GFLOPS에 가까운 성능을 가진 머신이였으니 이것의 12배라면 24GFLOPS에 이른다.

실제로는 여기까지 성능은 도달하지 않고, 16프로세서의 하이엔드의 구성에서도 15GFLOPS 정도로 하이엔드 구성은 결국 제조되지 않고 끝났다. 이 이야기는 후술하고 이야기를 1985년 전후로 되돌린다.

CRAY-2에서는 ECL(※)설계를 적용했으나 크레이 자신은 갈륨 비소(GaAs)에 미래를 찾고 있었으며 이를 Rockwell Semiconductor(이 당시는 Rockwell International의 Semidonductor Division)과 공동으로 개발하고 있었다.

※ 연재 276회에서 CRAY-1/2의 내부 회로를 MOSFET 기반으로 썼는데 이는 ECL입니다. 정정합니다.

이후 Rockwell International 중 갈륨 비소를 담당하던 조직은 이 회사로부터 독립해 GigaBit Logic Inc.이라는 벤처 회사를 설립했다. 이 GigaBit Logic에는 크레이도 출자한 것 같고 최종적으로는 GigaBit Logic이 CRAY-3와 뒤이어 CRAY-4용 반도체를 제공하게 됐다.

그리고 당초에는 Rockwell/Gigabit Logic과 후지쯔에서 공급을 검토한 것 같고, 결과적으로 CRAY-3에서는 사이클 시간을 2.11나노초(474MHz)까지 끌어올렸다.

아키텍처 자체는 CRAY-2의 연장선에 있는 것이다. 즉 하나의 foreground 프로세서와 여러 백그라운드 프로세서의 조합으로 동작해 CRAY-3는 최대 16개의 백그라운드 프로세서를 이용할 수 있게되었다.

foreground 프로세서의 구조는 아래 그림과 같이 64KB 명령어 메모리 (즉 명령 캐시)를 갖고 이를 커뮤니케이션 채널 루프를 통해 백그라운드 프로세서에 전달하는 구조다.

	포어 그라운드 프로세서 구조. 1개의 커뮤니케이션 채널 루프에 최대 4개의 백그라운드 프로세서가 연결되며 이 커뮤니케이션 채널 루프를 4개 연결할 수 있기 때문에 최대 16P가 된다

백그라운드 프로세서의 구조가 아래 사진이다. 벡터 연산 유닛 자체는 크게 변하지 않은(하지만 Vector Shift가 부활)것으로 1개의 백그라운드 프로세서당 피크 성능은 1cycle에 2Flops이므로 948MFlops, 이것이 16개 동시에 동작하면 최대 15.17GFlops.

	백그라운드 프로세서의 구조. CRAY-2와 비교하면 90도 뒤집혔지만 기본은 크게 다르지 않다

다만 CRAY-3는 CRAY-2보다 이후 등장한 점도 있고 CRAY-2의 문제점에 대한 개선이 몇 가지 이루어지고 있다. 원래 CRAY-2가 실효적 성능으로 CRAY X-MP와 다를 바 없었던 것은 메모리 성능이 뒤따르지 못했기 때문이다.

CRAY-2에서는 어드레스 세이브(B)와 스칼라 세이브(T)의 2종류의 레지스터를 생략하고 그 대신 로컬 메모리를 추가하고 있다. 현재의 데이터 캐시에 해당하는 것으로 16Kwords(128KB)가 각각의 백그라운드 프로세서에 내장되어 있었지만 요컨대 이것으로는 턱없이 부족했다는 것이다.

지난번 CRAY-2 내부 구조도(아래 그림 참조)와 비교하면 Vector Functrional Unit과 Address Functional Unit의 앞에 로컬 메모리가 배치되어 있는게 분명하다.

	CRAY-2의 백그라운드 프로세서 구조

단지 원래 데이터 캐시로 사용한다면 이 캐시 유닛이 직접 Common Memory Storage Module에 연결되어 직접 데이터를 가져오자마자 내보내지 않으면 안되는 것이지만 실제로는 각각의 레지스터만 연결되어 있지 않다. 따라서 오퍼레이션은 다음과 같이 되어 거의 의미가 없었다.

물론 레지스터의 반복 사용시 대피 영역으로 쓰기에는 충분했겠지만 거꾸로 말하면 그러한 사용법 밖에 안됐다.

CRAY-3에서는 이 점에 관한 반성이 있었을 것이다. 로컬 메모리는 단순히 레지스터 뿐 아니라 스칼라 유닛에서도 직접 접근할 수 있도록 변경되었다.

이에 따라 벡터 유닛이 연산 하는 것과 병행하여 스칼라 유닛이 로컬 메모리에 데이터를 저장하거나 대피시키는게 가능해 보다 효과적으로 로컬 메모리를 이용할 수 있게 됐다.

이 외에 공통 메모리가 약간 진화했다. 공통 메모리는 8개의 Octant라는 덩어리를 유지할 수 있다. 각각의 Octant의 내부는 64뱅크로 분할됐으며 이는 동시에 접속할 수 있기 때문에 최대 512way 인터리브 구성이 된다.

	공통 메모리 구성. Octant를 몇 개 탑재할지는 유동적으로 1/2/4/8 Octant 중 하나를 선택

메모리 칩 자체는 CMOS의 SRAM을 이용해 최대 구성에서는 128GB/초의 대역이 된다고 알려져 있는데 여기서 생각하면 1개의 Octant당 16GB/초, 1개 뱅크당 256MB/초(2Gbps)라는 계산이 된다.

뱅크 자체는 64bit Word 구성이라 SRAM 자체의 속도는 32MHz가 된다. 당시의 CMOS 기술을 감안하면 타당한 속도라 할 수 있다.

그리고 1개의 메모리 뱅크는 4Mwords(32MBytes)이므로 Octant 1개 당 메모리 용량은 2GB. 8Octant의 최대 구성에서는 16GB의 메모리 탑재량이 됐다. 이 인터리브 대역을 버는 방식은 STAR-100의 그것을 연상시키지만 CRAY-3 쪽이 더 웅장한 규모다.

배선 지연의 해소는 CRAY-2-처럼 3차원 기판과 프로리나토 냉각

회로 규모가 커지는 한편 배선 지연 문제를 해결하려면 배선을 더 단축할 필요가 있다. 이를 실현하기 위해 CRAY-3는 여전히 3차원 기판이 채용됐다. 아래 사진은 CRAY-3에서 이용된 갈륨 비소 IC다.

	갈륨 비소 IC. 이는 CG가 아닌 실물 사진. 세로로 돌출되어 있는 것이 Bonding Pad

갈륨 비소 IC 자체의 크기는 3.835mm2로 매우 작다. IC 위에 보이는 배선은 0.076mm의 금에 의해 주도로 거기서 52개의 Bonding Pad가 나온다. 이 갈륨 비소 IC을 장착한 기판 4장을 69장의 배선층에서 샌드위치로 만든 것이 CRAY-3의 모듈이다.

CRAY-3의 모듈. 오른쪽 사진에서 모듈 하단에 나온 것이 전원 공급 케이블 플러그, 상단 및 좌우에 나온 것이 모듈 간 상호 접속 커넥터. 모듈 치수는 121×107×7mm으로 알려졌다

CRAY-3의 경우 이 모듈이 4개로 1개의 CPU을 구성했다. CCC에 의하면 하나의 모듈에 최대 1024개의 갈륨 비소 IC가 탑재되고 있다고 한다. 시스템 전체로는 최대 336개의 모듈로 구성돼 16P 구성 CRAY-3가 14만 2000개 이상의 갈륨 비소 IC와 3만 6864개의 SRAM 칩으로 구성된다.

당연하지만 이런 고밀도로 구성하면 발열은 방대해진다. 실제 CRAY-3의 경우 1입방 인치당 발열은 640W에 이르는 것으로 알려져 있었다. 다만 이미 CRAY-2에서 프로리나토 냉각에 익숙했기에 CRAY-3에서도 고민없이 프로리나토 냉각이 채용됐다.

CRAY-3 완성, 1대밖에 안 팔려 도산

CRAY-3는 최종적으로 1993년에 최초의 제품이 완성됐지만 여기에 도달할때까지의 우여곡절을 소개한다.

당초 CRAY-3의 개발은 CRI(Cray Research Inc.)CRAY Labs에서 진행된 것인데 이 당시 CRI는 CRAY-3와 별도로 CRAY X-MP의 후계 CRAY Y-MP(Y-MP C90)의 개발도 진행해 CRI는 2개의 개발 프로젝트를 동시에 진행할 여력이 없었다.

이러한 점도 있고 1989년경 세이모어 크레이와 당시 CRI의 CEO, John Rollwagen은 CRAY Labs를 주체로 한 CRAY-3 팀을 별도 회사로 만들기로 했다.

이것이 CCC(Cray Computer Corporation)로 역시 크레이가 CEO 였다. 따라서 CRAY-2까지는 CRI, CRAY-3 이후는 CCC의 제품이라는 것인데 정작 CRAY-2의 제조는 CRAY Labs에서 이루어지던 만큼 이 근방을 어떻게 해결했는지는 불명이다.

그건 그렇고 CRAY-3의 첫(그리고 마지막) 고객은 NCAR(National Center for Atmospheric Research)였다. 1993년 5월, 4프로세서/128MWord 구성의 CRAY-3가 납품된다. 이것은 순수한 평가를 위한 것으로 NCAR는 CRAY-3를 이용해 기상 모델을 시뮬레이션 할 예정이었다.

그런데 적어도 4프로세서 중 1개에는 오류가 있어서 제대로 움직이지 않고 움직인 나머지 3 프로세서에도 제곱근 연산에 문제가 있었다.

1994년 8월 ComputerWorld의 기사에 따르면 6000만번에 1회 정도의 빈도로 제곱근의 연산 결과가 1bit이상해지는 현상이 일어났다고 한다. CCC는 이를 개수하겠다고 약속했지만 결국 무산돼 NCAR는 CRAY-3의 대금 지불을 거부했다.

NCAR 이외에 LLNL(Lawrence Livermore National Laboratory)에게도 판매하다가 LLNL이 요구하는 1992년 6월까지 16P 구성 시스템을 납품한다는 조건을 만족하지 못하고 결국 이를 충족한 CRI의 CRAY C90에 계약을 빼앗기게 된다. 또 NARC(NASA Ames Research Center)와의 계약도 CRAY-3의 개발이 뒤떨어졌기 때문에 무산됐다.

이상과 같이 CCC는 CRAY-3에서 매출이 사실상 제로이며 개발 비용을 회수 할 전망이 서지 않았다. 이 당시 크레이는 월 스트리트 저널의 취재를 받아 "I know when I'm done, but it isn't yet."이라고 답했다.

그런 가운데도 과단성 있게 다음 CRAY-4의 개발을 추진해 1994년에는 CRAY-4의 개발이 시작된다. 기본적인 발상은 우선 사이클 타임을 1나노초(1GHz 구동)로 극복하기 위해 갈륨 비소 IC 탑재 밀도를 CRAY-3의 10배로 높이고 배선장을 10cm 이하로 막도록 했다.

CPU는 모듈 1개로 탑재 할 수 있도록 최대 64프로세서(64 백그라운드 프로세서)탑재가 가능하게 될 것으로 전망됬다. 또한 이를 고속화한 CRAY-5의 설계도 시작되었다.

게다가 NSA(National Security Agency)에 CRAY-3/SSS(Super Scalable System) 시스템을 납품하는 계약이 1994년 여름에 맺어졌다. 이는 2P CRAY-3에 51만 2천개의 1bit 프로세서로 구성된 대규모 병렬 컴퓨터를 조합하는 하이브리드 구성이였다는데 자세한 부분은 불명이다.

다만 크레이가 범인이 아니라고는 하지만 돈이 없어지는 것만은 극복할 수가 없어 CCC는 1995년 3월 파산했다. 당초 회생의 길을 모색했으나 어디에도 손을 내미는 곳은 없었으며 CCC의 시설은 폐쇄된다. 이에 맞춰 CRAY-4/5 나 CRAY-3/SSS의 개발도 모두 중단됐다.

그리고 한때는 CRI/CCC 용 매출이 전체의 7할에 이른 GigaBit Logic 이지만, CRAY-3 전용 제조가 일단락된 1991년에 미국 Tektronix의 100% 자회사인 TriQuint Semiconductor와 합병한다.

합병이라기보다 흡수라는게 실정에 가까운 것이겠지만 이 회사는 RF 반도체에 특화된 반도체 업체로 현재도 RF용에 갈륨 비소를 비롯한 특수한 반도체를 많이 제공하고 있다.

당초 GigaBit Logic은 CRAY 이외의 슈퍼 컴퓨터 업체에 갈륨 비소 기반의 IC를 판매하는 길을 찾고 있던 것 같지만 잘 발견되지 않은 모양이다. 그래도 CCC와 공멸하지 않았다는 것은 행운이라고 할까.

CCC 폐쇄 이후 크레이는 방침을 전환, 기존의 프로세서를 바탕으로 대규모 병렬 컴퓨터를 개발하는 SRC Computers를 설립하지만 교통 사고로 1996년에 서거한다. 다음은 CRI의 CRAY X-MP 이후의 이야기를 해설한다.

출처 - http://ascii.jp